【摘　要】高速高精度的数据采集系统设计完成后，我们要利用Protel进行PCB板的绘制和制作，然后进行相应功能的调试。在高频信号中，由于信号间干扰较大，所以绘制高频电路的PCB板须有诸多考虑，本文就是阐述高速高精度采样系统的PCB板制作过程中需要考虑的几个问题，该采样系统是利用4片采样频率为3M、精度为12位的AD7482并行采样，采样后的数据送入FPGA进行波形恢复并显示。

　　【关键词】采样系统；AD7482；PCB的制作

　　0.引言

　　对于一个高速PCB板的制作，要面临很多问题，PCB的叠层是第一个需要考虑的问题，针对不同的电路设计要求，需要选用合适的 PCB叠层方式。一般PCB叠层越多，PCB板的抗电磁干扰能力就越强，但 PCB 板成本和布线复杂度也越高。在高频电子线路的 PCB 设计中 ，一般采用多层PCB板设计。采用多层PCB板除了能够提供更多的布线空间以外 ，最大的好处是能够为信号层提供完整完全耦合，则信号线与距其最近平面将会产生共模射的映像平面，从而极大地提升高频电子系统的抗EMI能力。

　　而根据采样系统设计的需要，若制作一块多层PCB板，虽然可以解决很多干扰影响，但是会极大的增加成本，而将某些简单模块制作到多层PCB板中也是资源浪费。基于多层PCB板的优点和成本综合考虑，我们将系统电路制板分为前置信号调理电路PCB板和AD采样PCB板两块双层PCB板的制作。两块双层PCB板不仅节约了成本，更是有效的将模拟信号和数字信号分离开，大大的减少了后期采样数字信号对模拟信号的干扰，同时也相应降低了模拟地和数字地、模拟电源和数字电源等干扰的相互影响。

　　1.PCB板制作中的考虑

　　由于高速AD采样系统非常容易受到干扰。所以合理的PCB布局是实现高速、高精度FPGA采样的一个关键步骤。在本次PCB布局中主要考虑了以下几个问题：

　　1.1 PCB板电磁兼容性设计[1]

　　电磁兼容性即EMC。电磁兼容性指设备或系统在其电磁环境中能正常工作且不对该环境中的任何事物构成不能承受的电磁干扰的能力。因此，在进行高速AD采样系统PCB的制作时，电磁兼容性的设计非常重要，要求能使其他电子元器件既能抑制各种外来的干扰，又能在特定的电磁环境中能够正常工作，还能减少元器件本身对其它器件的电磁干扰。而对于高速AD采样，信号不仅是时间上的函数，也是空间上的函数，相近传输线上的信号之间由于电磁场的相互耦合而发生串扰，因此对于高速PCB的ERC设计时，应考虑到PCB的尺寸。PCB尺寸过大，印制线过长，阻抗必然增加，抗噪声能力下降，成本也会增加；尺寸过小，临近传输线之间容易发生串扰，而且散热性能不好。根据采样电路的复杂度再结合PCB制板尺寸的要求，我们把前置信号调理电路PCB板制作为一块小板子86mm×60mm，AD采样PCB板制作为一块146mm×95mm规格稍大的采样板。

　　1.2电源

　　对于电源，设计中主要考虑电源的滤波和去耦。因为设计中的AD转换为数字模拟混合作用，有数字电源和模拟电源两种，在两种电源接入采样芯片AD7482前，均用电容对其进行了去耦和滤波。而本电路的芯片AD7482在电源走线方面，电源的宽度在40mil以上。在去耦方面，在参考电源芯片电源进入AD7482前，放置了一个0.47μF的去耦电容，然后根据芯片的要求在电源和地端放置了不同大小的滤波电容，模拟电源滤波电容为0.1μF，数字电源滤波电容为1nF。

　　1.3地线排布

　　高速PCB的相当多的干扰都是由地线产生的，地线作为电位基准点的等电位点，地线的实质是信号回流源的低阻抗路径，由于地线的阻抗不为零，引起地线上各点形成电位差，从而导致地线误动作，形成地线干扰。而地线阻抗主要是由导线的电感引起，频率越高，阻抗越大。因此，减少这些干扰的重点在于减少地线阻抗。在高频PCB中为使接地阻抗最小，通常采用多点接地法。多点接地最重要的是要求接地引线的长度最小，因为更长的引线意味着更大的电感 ，从而增加地阻抗，引起地电位差。所以在高频处应该呈现多点接地。然后接地线应尽量加粗。若接地线条很细，则接地电位会随电流的变化而起伏，致使采样系统的定时信号电平不稳，抗噪声性能降低。因此设计时应将接地线尽量加粗，使它能通过三倍于印制电路板的许可电流。如有可能，接地线的宽度应大于3mm，实际制版中我们采用将地线GND全部覆铜的方法，大大减少了地线对整个电路板的干扰。

　　1.4走线路

　　在实际的设计工作中，由于PCB上的IC和输入输出的信号都工作在高频下，电场和磁场的相互转化，并且PCB板上的走线非常细，产生了由于线路阻抗引起的压降。所以本电路在两块PCB布线时主要注意以下几点：

　　①在信号线的走线过程中，高速与低速、大电流与小电流、高电压与低电压等不相容的信号线相互远离，尽量避免长距离的平行走线，尽可能拉开线与线之间的间距以减少电容耦合和电感耦合，信号线与地线及电源线尽量不交叉，防止产生阻抗不连续点，造成信号的反射。

　　②信号线在走线过程中尽量没有分支，否则会破坏导线特性阻抗的一致性 ，产生信号的谐波与反射现象，并造成信号能量以电磁波的形式发射出去，形成电磁干扰。

　　③信号线在走线过程中的拐角不能采用90°直角，而采用45°拐角或圆弧形拐弯。采用直角转弯的传输线中，在拐角处传输线的有效宽度增大，会产生不需要的寄生电容，直角弯曲相当于在传输线上增加一个容性负载，此寄生电容不仅造成了传输线上特性阻抗的不连续和信号的反射，同时又增大了信号的上升时间，影响信号的品质。

　　1.5串扰

　　所谓串扰是指信号在传输通道上传输时，因电磁耦合而对相邻传输线产生的影响。过大的串扰可能引起电路的误触发，导致系统无法正常工作。在高速PCB的设计中，串扰线是非常普遍的，它可以出现在芯片内部，也可能出现在电路板、连接器、芯片封装以及线缆上。常见的串扰有两种：容性耦合串扰和感性耦合串扰。而影响串扰信号幅度的有3个主要因素：走线间的耦合程度、走线的兼具和走线的端接。根据这三个因素，本电路在制作PCB板时考虑了四点。

　　第一：容性耦合和感性耦合产生的窜扰受干扰线路负载阻抗的增大而增大，所以适当的减小负载可以减小耦合干扰的影响[2]。

　　第二：在布线条件时，尽量减少相邻传输线间的平行长度或者增大可能发生容性耦合导线之间的距离，可以采用3W原则，即走线间距离间隔必须是单一走线宽度的三倍或两个走线间的距离间隔必须大于单一走线宽度的两倍。更有效的方法是在导线间用地线隔离开来。

　　第三：对于感性耦合而言，较难一致，要尽量降低回路数量，减小回路面积，信号回路避免共同用一段导线。

　　第四：通过端接，使传输线的远端、近端和终端阻抗与传输线匹配，可大大减少串扰和反射干扰。

　　实际布线时，考虑到我们采用的是两层板，在上下层布线时尽量减少顶层线与底层线的平行布线，使红线与蓝线尽可能的垂直，降低上下层电路之间的干扰。虽然现代制板技术已经很成熟，但难免也会出现布线不通的情况，所以要少使用过孔，降低过孔不通的可能。

　　２。总结

　　本文结合高速采样系统的实例，阐述了制作高频电路PCB板的布线规则，布线考虑得越周全，设计理论的验证越容易。　[科]

　　【参考文献】

　　［１］高速印刷电路板的设计考虑，莱迪恩半导体，2011.4.

　　［２］李贵山。高速印刷电路板的设计技术，电子器件，2003（01）。